-
每一条走线和每个器件都是不一样的
由于这些因素的影响，很难精确地预测波形结果以及逻辑电平的建立时间。每一条走线和每个器件都是不一样的。幸运的是，数字逻辑的波形并不是至关重要的。唯一重要的是在时钟信号改变状态时,电压在可以接受的范围内。在数字设计中建立包含电源电压变化、共模电压幅值、噪声、反射电平、温度、湿度、线路损耗和终端效应的误差预估模型。这个预估误差必须考虑逻辑阀值电平的最大和最小值。
在实际的集成电路中,每- 个时钟沿内部可能包含许多的逻辑转换。这些转换产生的逻辑电平连接到许多电路(扇出)。这些复杂的电路性能最好通过搭建电路进行测试来掌握。制造商经常推荐最高的时钟速度，并指明所需要的去耦电容器的
大小和位置。
当一个逻辑状态回到零时，储存在线路上的能量必须消耗掉，能量可以在铜导体的发热和和电介质的发热或者是辐射过程中消耗掉;去耦电容器不能利用这个能量再次充电。
