-
数字设计包括时钟和非时钟逻辑
数字设计包括时钟和非时钟逻辑。本章重点讨论时钟逻辑。逻辑状态在时钟转变时改变,并且在一一个时钟周期中建立一个新的状态。时钟频率一直在增加，在写本书时，超过24GHz的频率正在应用。这个时钟频率的设计方法和10MHz的时钟频率的设计方法是不同的。要想成功设计高速时钟频率，必须理解信号与能量在传输线上的传播和反射。
电路在绝缘板上组装，器件之间通过铜带来连接,这个铜带称为走线。今天，大多数的电路板由一层或多层FR4组成,FR4是环氧树脂结合的玻璃纤维织物。这种材料具有较低的吸湿性、较高的表面和体积电阻率，以及低介电损耗。这种材料的最大时钟速率大约为4GHz(FR代表阻燃剂)。
介质损耗是频率的函数。因为数字信号包含丰富的谐波,介质损耗限制了上升时间。对高频正弦信号电路，这个效应衰减了信号。介质的衰减因子就是著名的正切损失角或者tan(8)。在频率为f时,每英寸的衰减为
a= 2.3ftan(8) √Eeii (7.1)
式中,u是这个频率下的介电常数。FR4的正切损失角在0.02 -0.03之间。FR408 的正切损失角在.0.013之间。在数字电路中,这种材料应用的数字电路板的频率可以达到8GHz, Neo 400的频率可以达到12GH2. lo610 30可以0达到40GHz. FR4的代表性制造商包括松下和罗杰斯。
